JUL 2 6 2000

THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of: CROCE ET AL.

Serial No. 09/839,596

Confirmation No. 1496

Filing Date: April 20, 2001

For: RESURF LDMOS INTEGRATED

STRUCTURE

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Director, U.S. Patent and Trademark Office Washington, D.C. 20231

Sir:

Transmitted herewith is a certified copy of the priority EP Application No. 00830308.3.

Respectfully submitted,

JOHN F. WOODSON, II

Reg. No. 45,236

Allen, Dyer, Doppelt, Milbrath & Gilchrist, P.A.

255 S. Orange Avenue, Suite 1401

Post Office Box 3791 Orlando, Florida 32802

Telephone: 407/841-2330

Fax: 407/841-2343

Attorney for Applicants

CERTIFICATE OF MAILING

I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to: DIRECTOR, U.S. PATENT AND TRADEMARK OFFICE, WASHINGTON, D.C. 20231, on this 24 day of July, 2001.

Alex Drue



Europäisches **Patentamt**

Eur pean **Patent Office**

Office européen des brevets

Bescheinigung

Certificate

Attestation

Die angehefteten Unterlagen stimmen mit der ursprünglich eingereichten Fassung der auf dem nächsten Blatt bezeichneten europäischen Patentanmeldung überein.

The attached documents are exact copies of the European patent application conformes à la version described on the following page, as originally filed.

Les documents fixés à cette attestation sont initialement déposée de la demande de brevet européen spécifiée à la page suivante.

Patentanmeldung Nr. Patent application No. Demande de brevet n°

00830308.3

Der Präsident des Europäischen Patentamts; Im Auftrag

For the President of the European Patent Office

Le Président de l'Office européen des brevets

I.L.C. HATTEN-HECKMAN

DEN HAAG, DEN THE HAGUE, LA HAYE, LE

02/05/01



Europäisches **Patentamt**

European **Patent Office**

Office européen des brevets

Blatt 2 der Bescheinigung Sheet 2 of the certificate Page 2 de l'attestation

Anmeldung Nr.: Application no.: Demande n*:

00830308.3

Anmeldetag: Date of filing: Date de dépôt:

21/04/00

Anmelder Applicant(s): Demandeur(s):

STMicroelectronics S.r.1. 20041 Agrate Brianza (Milano)

ITALY

Bezeichnung der Erfindung: Title of the invention: Titre de l'invention:

RESURF LDMOS field-effect transistor

In Anspruch genommene Prioriät(en) / Priority(ies) claimed / Priorité(s) revendiquée(s)

Staat:

Tag: Date:

Aktenzeichen:

State: Pays:

File no. Numéro de dépôt:

Internationale Patentklassifikation: International Patent classification: Classification internationale des brevets:

H01L29/78, H01L29/36, H01L29/08

Am Anmeldetag benannte Vertragstaaten:
Contracting states designated at date of filing: AT/BE/CH/CY/DE/DK/ES/FI/FR/GB/GR/IE/IT/LI/LU/MC/NL/PT/SE/%AE
Etats contractants désignés lors du depôt:

Bemerkungen: Remarks: Remarques:







VA/X01159/EP

Italian Text Pursuant to Art. 14.2

"STRUTTURA INTEGRATA RESURF LDMOS"

CAMPO DELL'INVENZIONE

La presente invenzione concerne circuiti integrati che sfruttano la condizione cosiddetta RESURF (acronimo per REduced SURface Field) in cui dispositivi di potenza in grado di sopportare tensioni relativamente elevate, tipicamente transistori LDMOS a canale N e/o transistori MOS laterali a canale P, debbano poter funzionare rispettivamente con source o con drain non vincolato al potenziale di massa.

10 BACKGROUND DELL'INVENZIONE

Una tecnica per migliorare la capacità di sopportare una tensione relativamente elevata da parte di transistori di potenza ad effetto di campo complementari (CMOS) di tipo laterale, ad esempio transistori LDMOS a canale N e MOS a canale P, è la cosiddetta tecnica RESURF.

L'effetto RESURF viene sfruttato realizzando i circuiti integrati in uno strato epitassiale relativamente sottile e controllando accuratamente gli impianti di diffusione così da consentire l'integrazione di transistori laterali CMOS in grado di sostenere tensioni relativamente elevate.

Le strutture RESURF LDMOS risultano particolarmente interessanti perché offrono un ottimo compromesso tra resistenza specifica e tensione di moltiplicazione a valanga ("breakdown") riducendo la potenza dissipata e lo spessore del "dice" di silicio.

Obiettivo primario da perseguire in fase di progetto di una struttura RESURF LDMOS consiste nell'assicurare che la regione di drain DRAIN_WELL sia completamente svuotata prima che si sviluppino campi elettrici critici in corrispondenza dell'ossido di gate.

15

20

10

15

20

25

Per meglio comprendere il principio di funzionamento che caratterizza le strutture RESURF LDMOS si faccia riferimento alle Figg. 1a e 1b, in cui sono mostrate due possibili condizioni di funzionamento con due diverse tensioni VDS drainsource. La struttura LDMOS rappresentata, comprende un substrato P-SUBSTRATE di tipo P, da una regione DRAIN_WELL avente un drogaggio di tipo opposto e una regione di body. Sono inoltre evidenziate le giunzioni tra substrato e DRAIN_WELL e tra DRAIN_WELL e body.

La Fig. 1a illustra un tipico andamento delle regioni di svuotamento sulle giunzioni citate nel caso in cui il source S, il body e la gate G siano connessi ad un potenziale di riferimento GND e sul drain D sia applicata una certa tensione VDS (VDS=20V). In tali condizioni di funzionamento, le giunzioni sono inversamente polarizzate a causa della tensione VDS applicata, e le rispettive regioni di svuotamento penetrano all'interno del DRAIN_WELL per un certo spessore.

Aumentando ulteriormente la tensione VDS, come indicato in Fig. 1b (VDS=25V), le regioni di svuotamento delle giunzioni tra il substrato e DRAIN_WELL e tra DRAIN_WELL e il body si uniscono svuotando completamente il DRAIN_WELL, ottenendo così la condizione di RESURF.

In particolari condizioni di funzionamento, tipicamente come "high side" driver, in cui sono applicate tensioni di drain, gate e source elevate, mantenendo al potenziale di riferimento GND il substrato, lo svuotamento totale del DRAIN_WELL causa precoci fenomeni di punch-through (PT) tra il body e il substrato. Per questo motivo i RESURF LDMOS sono comunemente impiegati come "low side" drivers, cioè con il source S e il substrato connessi al potenziale GND.

È quindi sentita la necessità di una struttura RESURF LDMOS in grado di funzionare come "high side" driver senza le limitazioni degli attuali dispositivi.

SCOPO E SOMMARIO DELL'INVENZIONE

È stato trovato ed è l'oggetto della presente invenzione una struttura RESURF LDMOS che può essere utilizzata a tensioni relativamente elevate senza



presentare problemi di punch-through. Per superare tali problemi, la struttura dell'invenzione può essere pensata come ottenuta inserendo una regione anti punch-through (PT) tra il body e il DRAIN_WELL avente lo stesso tipo di conduttività del DRAIN WELL ma con un drogaggio più intenso.

Più precisamente l'oggetto dell'invenzione è una struttura integrata RESURF LDMOS realizzata in una prima regione di un primo tipo di conduttività definita in un substrato semiconduttore comprendente una regione di source del primo tipo di conduttività formata in una regione di body di un secondo tipo di conduttività.

La peculiarità dell'invenzione consiste nel fatto che la regione di body è contenuta in una regione superficiale della prima regione avente un drogaggio più elevato di quest'ultima.

Nel caso più diffusamente usato di una struttura integrata RESURF LDMOS a canale N, in un processo caratterizzato da uno strato epitassiale N avente uno spessore di $3\mu m$, drogato con fosforo ad una concentrazione di $6\cdot 10^{15} cm^{-3}$ ed in cui la regione di body è drogata con boro ad una concentrazione di $10^{18} cm^{-3}$, il drogaggio di detta regione superficiale contenente la regione di body può essere compresa tra $5\cdot 10^{16} cm^{-3}$ e $10^{17} cm^{-3}$.

Breve Descrizione dei Disegni

I diversi aspetti e vantaggi dell'invenzione risulteranno ancor più evidenti da una descrizione dettagliata dell'invenzione facendo riferimento ai disegni allegati in cui:

le Figure 1a e 1b illustrano l'andamento delle regioni di svuotamento in una tradizionale struttura RESURF LDMOS per due diverse tensioni di drain-source VDS;

la Figura 2 illustra la differenza tra una struttura LDMOS tradizionale e la struttura dell'invenzione;

la Figura 3a mostra un tipico andamento delle curve di livello del potenziale nella struttura dell'invenzione durante il funzionamento "low side";

15



10

15

20

25





la **Figura 3b** mostra la distribuzione delle concentrazioni di portatori nella struttura dell'invenzione durante il funzionamento "high side".

DESCRIZIONE DI UNA FORMA DI REALIZZAZIONE DELL'INVENZIONE

La presente invenzione risolve in modo molto semplice i problemi di punchthrough (PT) che limitano le prestazioni delle attuali strutture RESURF LDMOS in condizioni di funzionamento "high side" introducendo peraltro una piccola modifica nelle attuali strutture RESURF LDMOS. L'invenzione consiste in un RESURF LDMOS che, a differenza delle attuali strutture, comprende una regione superficiale del DRAIN_WELL, con un drogaggio più intenso di quest'ultima, a contatto con il body, come mostrato in Fig. 2.

E' stato trovato che tale regione superficiale BODY_BUFFER_REGION permette di migliorare sensibilmente le prestazioni della struttura nel funzionamento "high side" a tensioni VDS relativamente elevate, perché, a differenza di quanto accade nel DRAIN_WELL, essa non si svuota completamente, evitando così i noti problemi di punch-through (PT) che limitano le attuali strutture.

Per meglio comprendere il principio di funzionamento del RESURF LDMOS dell'invenzione si faccia riferimento alle Figg. 3a e 3b. Come si può notare in Fig. 3b, anche applicando tensioni elevate al drain e al source (funzionamento "high side"), la regione DRAIN_WELL sarà completamente svuotata dei suoi portatori prima che ciò accada alla BODY_BUFFER_REGION, a causa del più intenso drogaggio di quest'ultima. Questa caratteristica impedisce il verificarsi del fenomeno del punch-through (PT) a tensioni relativamente basse, migliorando le prestazioni della struttura dell'invenzione.

La presenza della BODY_BUFFER_REGION da un lato consente di elevare la tensione necessaria perché si verifichi il fenomeno del punch-through, dall'altro però riduce la tensione di breakdown BV. Lo spessore e il drogaggio della BODY_BUFFER_REGION devono quindi essere determinati facendo un compromesso tra l'esigenza di incrementare la tensione in cui ha inizio il fenomeno del PT e l'esigenza di avere elevate tensioni BV. Per questo motivo il





drogaggio e lo spessore della regione BODY_BUFFER_REGION devono essere accuratamente stabiliti in fase di progetto in modo da introdurre trascurabili riduzioni della tensione di breakdown BV.

A scopo puramente esemplificativo, si riportano di seguito dei possibili dati di processo dell'invenzione. Realizzazioni preferite di una struttura integrata RESURF LDMOS dell'invenzione a canale N su epitassia di tipo P e di una a canale P su epitassia di tipo N possono essere qualificate dalle caratteristiche costruttive riportate nelle tabelle seguenti, rispettivamente:


regione	drogante	spessore [µm]	drogaggio [cm ⁻³]
p-body (conduttività "P")	boro	0.25÷0.75	$5 \cdot 10^{17} \div 5 \cdot 10^{18}$
body-buffer (conduttività "N")	fosforo	0.15÷0.45	$5\cdot10^{16} \div 5\cdot10^{17}$
drain region (conduttività "N")	fosforo	1.5÷4.5	$2.5 \cdot 10^{15} \div 2.5 \cdot 10^{16}$

regione	drogante	spessore [µm]	drogaggio [cm ⁻³]
n-body (conduttività "N")	fosforo	0.25÷0.75	$5 \cdot 10^{17} \div 5 \cdot 10^{18}$
body-buffer (conduttività "P")	boro	0.15÷0.45	$5 \cdot 10^{16} \div 5 \cdot 10^{17}$
drain region (conduttività "P")	boro	1.5÷4.5	$2.5 \cdot 10^{15} \div 2.5 \cdot 10^{16}$

In Fig. 3a è rappresentata una possibile distribuzione delle curve di livello del potenziale nella struttura dell'invenzione durante il funzionamento "low side", cioè con il source S e il substrato connessi al potenziale di riferimento GND e la tensione applicata al drain D.

La regione BODY_BUFFER_REGION deve essere realizzata in modo da risultare completamente svuotata, a causa della contropolarizzazione della giunzione tra il

15







body e il DRAIN_WELL, prima che si verifichi il fenomeno del breakdown.

In questo modo, quando la tensione di drain assume valori prossimi a quelli della tensione di breakdown, le regioni di svuotamento delle giunzioni inversamente polarizzate si estendono nella BODY_BUFFER_REGION e nella DRAIN_WELL, come indicato in Fig. 3a, causando in questo modo la condizione di RESURF.

10

15

20

25


RIVENDICAZIONI

- 1. Struttura integrata RESURF LDMOS realizzata in una prima regione (DRAIN_WELL) di un primo tipo di conduttività definita in un substrato semiconduttore (P-SUBSTRATE) comprendente
- una regione di source di detto primo tipo di conduttività formata in una regione di body di un secondo tipo di conduttività,


caratterizzata dal fatto che

detta regione di body è contenuta in una regione superficiale (BODY_BUFFER_REGION) di detta prima regione (DRAIN_WELL) avente un drogaggio più elevato di quest'ultima.

- 2. La struttura integrata della rivendicazione 1 in cui detta regione di drain (DRAIN_WELL) ha uno spessore compreso tra $1.5 \div 4.5$ micrometri con un drogaggio compreso tra $2.5 \cdot 10^{15} \div 2.5 \cdot 10^{16} cm^{-3}$, detta regione superficiale (BODY_BUFFER_REGION) ha uno spessore compreso tra $0.15 \div 0.45$ micrometri con un drogaggio compreso tra $5 \cdot 10^{16} \div 5 \cdot 10^{17} cm^{-3}$ e detta regione di body ha uno spessore compreso tra $0.25 \div 0.75$ micrometri con un drogaggio compreso tra $5 \cdot 10^{17} \div 5 \cdot 10^{18} cm^{-3}$.
- 3. La struttura integrata secondo una delle rivendicazioni 1 o 2 in cui detta regione di drain (DRAIN_WELL) e detta regione superficiale (BODY_BUFFER_REGION) sono drogate con fosforo mentre detta regione di body è drogata con boro.
- 4. La struttura integrata secondo una delle rivendicazioni 1 o 2 in cui detta regione di drain (DRAIN_WELL) e detta regione superficiale (BODY_BUFFER_REGION) sono drogate con boro mentre detta regione di body è drogata con fosforo.



Vds=25V; Vg=Vsub=Vs=0






Fig. 1a

Fig. 1b




Fig. 2





Vds=70V, Vg=Vs=Vsub=0V

Vds=Vg=Vs=70V, Vsub=0V




Fig. 3a

Fig. 3b